UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12653

4.1i CPLD XC9500XL - データシートの値と一致させるためタイミング値 -5 が変更された

説明

キーワード : CPLD, XC9500XL, -5, timing, タイミング, データシート

重要度 : 標準

概要 :
XC9500XL スピード グレード -5 のタイミング値がデバイスのデータシートに一致するよう修正されています。 3.1 で、オリジナルの XC9500XL-5 スピード ファイルには厳しすぎる tCO および fSYS タイミングがあり、デバイスのデータシートと一致しません。

ソリューション

The original XC9500XL-5 speed files in 3.1 had overly aggressive tCO and fSYS timing that did not match the published data sheet values. The speed in subsequent software contain the correct values for the parameters.
AR# 12653
日付 07/17/2006
ステータス アーカイブ
種類 ??????
このページをブックマークに追加