We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12673

4.1i CORE Generator - シングル ポート ブロック メモリ V4.0 : データ ピッチを制限するオプションとプリミティブを選択するオプションを設定すると、不完全な EDIF ファイルが生成される


キーワード : CORE Generator, COREGen, single, port, block, memory, EDIF, NGDBuild, MAP, シングル, ポート, ブロック, メモリ

重要度 : 標準

概要 :
Virtex のシングル ポート ブロック メモリ V4.0 を生成する際に、データ ピッチを制限するオプションを 8 に、プリミティブを選択するオプションを 256x16 に設定すると、CORE Generator で不完全な EDIF ネットリストが生成され、 コアが正常に生成されたことを伝えるメッセージが表示されます。 ただし、CORE Generator で生成した EDIF ネットリストを開くと、RAMB4 または RAMB16 コンポーネントが見つかりません。

Virtex のシングル ポート ブロック メモリ V4.0 を生成する際に、データ ピッチを制限するオプションを 16 に、プリミティブを選択するオプションを 512x32 に設定すると、CORE Generator で不完全な EDIF ネットリストが生成されます。 この問題は、生成された EDIF ファイルを確認するか、MAP タイミング レポートを確認しない限り、検知されません。

シングル ポート ブロック メモリがデザイン内の唯一のモジュールである場合、次のようなエラー メッセージが表示されます。

ERROR:Pack:198 - NCD was not produced. All logic was removed from design.
This is usually due to having no input or output PAD connections in the design and no nets or symbols marked as 'SAVE'. You can either add PADs or 'SAVE' attributes to the design, or run 'map -u' to disable logic trimming in the mapper.
Problem encountered generating the NCD.
Mapping completed.
See MAP report file "top.mrp" for details.


Virtex デバイスのシングル ポート ブロック メモリ V4.0 を生成し 256x16 プリミティブを選択した場合、コア生成中はデータ ピッチを制限するオプションを無効にしておく必要があります。

Virtex デバイスのシングル ポート ブロック メモリ V4.0 を生成し 512x32 プリミティブを選択した場合、コア生成中はデータ ピッチを制限するオプションを無効にしておく必要があります。
AR# 12673
日付 10/09/2003
ステータス アーカイブ
種類 一般