UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12718

4.1i Virtex-II MAP - 「FATAL_ERROR:Pack:pksv2slice.c:333:1.16.18.1 - Unable to create route through signal...」というエラー メッセージが表示される

説明

キーワード : MAP, Virtex-II, related packing,関連パック

重要度 : 重要

概要 :
関連パック中に次のような致命的エラーが発生します。

"FATAL_ERROR:Pack:pksv2slice.c:333:1.16.18.1 - Unable to create route through signal. Signal Cbout[0]_rt already exists. Process will terminate. To resolve this error, please consult the Answers Database and other online resources at http://support.xilinx.com.";

ソリューション

これは一度 3.1i で解決された問題です。問題のある回路は、エラー メッセージで記述されている信号名から特定できます。 調査の結果、この信号はレジスタにより駆動され、インバータを駆動します。このインバータは 1 組の LUT1 を駆動します。

次に各 LUT はレジスタ 入力と MUXCY セレクト ピンを駆動します。 このエラーは、MAP でインバータと LUT1 がマージされるときに発生すると考えられます。 マージしないことで問題を回避できます。次の UCF 制約をインバータと LUT1 の間の信号に付けてください。

NET "sig_name" KEEP ;

この結果、回路のパフォーマンスが落ちることはありません。

この問題は最新のサービス パックで修正されています。サービス パックは http://support.xilinx.co.jp/support/techsup/sw_updates で入手してください。
この修正は、4.1i サービス パック 3 以降に含まれます。
AR# 12718
日付 08/20/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加