UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12776

4.1i CPLD - ABEL XST-Verilog フローで大文字と小文字を混用した最上位モジュール名を使用するとシミュレーションでエラーが発生する

説明

キーワード : 4.1i, CPLD, ABEL, XST, Verilog, simulation,シミュレーション

重要度 : 標準

概要 :
ABEL-Verilog フローを使用しています。 ファンクション、タイミングのシミュレーションを実行するために MXE を起動すると、最上位モジュール名に大文字が含まれている場合に、処理が停止してしまいます。

ABEL から Verilog への変換時に、モジュール名が小文字に変えられます。この結果 (VHDL と異なり) Verilog は大文字、小文字の区別がされるため、名前が合致しなくなってしまいます。

ソリューション

この問題は、最新版の 4.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、4.1i サービス パック 2 以降に含まれます。

サービス パックをダウンロードしない場合は、最上位モジュールの名前をすべて小文字に変更してください。
AR# 12776
日付 08/05/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加