UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12837

4.1i CPLDFit - タイミング シミュレーションのホールド タイム違反

説明

キーワード : 4.1i, WebPACK, XPLA3, CoolRunner, XCR3032XL, -5, timing, simulation, タイミング, シミュレーション

重要度 : 重要

概要 : データシート『XCR3032XL 32 Macrocell CPLD』に、レジスタの遷移フィードバック パスを伝搬する速度が早いために、フリップフロップのホールド タイム違反が発生するとあります。

実際に、ソフトウェアでタイミング シミュレーションを行うと、有効な波形のデザイン パターンであってもホールド タイム違反エラーが発生することがあります。

ソリューション

ホールド タイムは、 4ns から 3.5ns に下げられる予定です。

この問題は、最新版の 4.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。 http://support.xilinx.co.jp/support/techsup/sw_updates この修正は、4.1i サービス パック 3 以降に含まれます。
AR# 12837
日付 07/05/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加