AR# 12902

|

4.1i CORE Generator - Dual/Single-Port Block Memory v4.0 および RAM-Based Shift Register v5.0 で COE ファイルを使用すると内部エラーが発生する

説明

キーワード : CORE Generator, COREGen, dual, single, port, block, memory, RAM, ROM, COE, MIF, internal, error, デュアル, シングル, ポート, ブロック, メモリ, 内部, エラー

重要度 : 標準

概要 :
4.1i IP アップデート #1 (英語版のみの提供) をインストール後、COE ファイルを指定して Dual または Single-Port Block Memory v4.0、および RAM-Based Shift Register v5.0 を生成すると、次のようなエラー メッセージが表示されます。

# エラー : 内部エラーが発生しました。 この問題を解決するには、http://support.xilinx.co.jp のアンサー データベースを参照してください。

# エラー : SIM で選択したコアをインプリメントする際に問題が生じました。 インプリメンテーション ネットリストは生成されません。

# エラー : SIM ジェネレータ : カスタマイズ パラメータ コア spblk_v4 のインプリメンテーションを実行できませんでした。

# エラー : コア <spblk_v4> の EDIF インプリメンテーション ネットリスト ファイル (.EDN) は生成されませんでした。

コアのファイルは正しく生成されません。

ソリューション

コアを生成する際に COE ファイルを読み込むと、MIF ファイルがプロジェクトよりも 1 つ上のレベルのディレクトリに作成されるため、ファイル名が <project_dir><component_name>.mif になってしまいます。

例 :
- test というプロジェクト ディレクトリがあるとします。
- sched_ram .coe を読み込んで spblk_v4 というコンポーネント名のコアの生成を試みます。
- test ディレクトリの上のディレクトリに testspblk_v4.mif というファイルが作成されます。
- コアが生成されません。

この問題は、4.1i IP アップデート #1 (英語版のみ提供) のパッチ ファイル (eip1_tp1) で修正されます。 パッチ ファイルは、IP センタの 4.1i IP アップデートのページ (http://www.xilinx.co.jp/ipcenter/coregen/member/updates.htm) から入手できます。 パッチのインストール方法については、(ザイリンクス アンサー #13200) を参照してください。

ザイリンクスでは、パッチ ファイルのインストールを推奨しますが、それ以外にも次のような回避策があります。

- testspblk_v4.mif をプロジェクト ディレクトリ (1 つ下の階層) にコピーします。
- ファイル名を spblk_v4.mif に変更します (プロジェクト名を削除)。
- 同じパラメータ、同じ COE ファイルを指定してコアを生成し直します。
- これで EDIF ネットリストでメモリ初期化が問題なく行われ、適切なファイルがすべて生成されます。
AR# 12902
日付 10/09/2003
ステータス アーカイブ
種類 一般
People Also Viewed