UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12907

LogiCORE SPI-4.2 (POS-PHY L4) v3.x - PL4 コアのシンク側がデータシートの速度で動作しない

説明

キーワード : POS-PHY, PL4, DELAY, NODELAY, LVDS, PHASE_SHIFT, DIP-4, LVDS, SPI 4.2, sink, Rdat, Rctl, 遅延, 位相シフト, シンク

重要度 : 標準

概要 :
PL4 コアのシンク側がデータシートの速度で動作しません。または、データシートの速度で動作させるためには、PHASE_SHIFT にデフォルトの 64 とかなり異なる値を設定する必要があります。

Rdat および RCtl 入力パスに DELAY 属性が設定されているのはなぜですか。

ソリューション

1

この問題は、バージョン 3.1 のコアで修正されています。 これ以降のバージョンのコアには、修正が含まれています。

2

LVDS 入力に対してインプリメンテーション ツールで DELAY 属性が設定されますが、これは PL4 コアに対しては適切ではありません。

この問題を回避するには、次の手順に従います。

1. design.ucf ファイルに次の行を追加します。
NET "RDat_P*" NODELAY;
NET "RCtl_P" NODELAY;

2. インプリメンテーション ツールをもう一度実行します。

詳細については、(Xilinx Answer 11917) を参照してください。

PL4 のバージョン 4.x では、上記の属性が UCF ファイルに既に追加されています。
AR# 12907
日付 05/03/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加