UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 1302

Concept2XIL - 「Architecture not found」というエラー メッセージが表示される

説明

キーワード : Concept, Concept2xil, architecture, HDLCONFIG, van, sir2edf, LogiBLOX, pre-M1.0, VAN, cds.lib

重要度 : 標準

概要 :
CONCEPT2XIL は、HDLCONFIG、VAN (Verilog Analyzer)、SIR2EDF という 3 つのサブプログラムを呼び出します。 「Architecture not found」というエラー メッセージは、これらプログラムのいずれかがデザイン内の特定モデルまたは特定セルの「表示」を検出できないことを意味します。 そのセルとは、デザイン内のいずれかのサブブロック、またはデザイン内でインスタンシエートされたライブラリ コンポーネントです。


エラー メッセージの例 :

<output>
Occurrence p1$9p -> calc_lib.synonym.hdl:
Error! Architecture not found in your design library
</output>

インスタンス名「p1$9p」は Concept 回路図の PATH プロパティ値に対応します。 解析された Verilog では、セル名の拡張子は <library>.<cell>.<view> となります。 ネットリストは、まずユニファイド ライブラリでセルおよび表示を検索します。 そこで検出できない場合は、デザイン ライブラリで検索します。 上記の例では、セルの HDL 表示である「synonym」シンボルはデザイン「calc」の calc_lib ライブラリで検出されませんでした。


"architecture"

- デザイン内のブロックまたはコンポーネントを表します。「architecture」は、デザイン ブロックを意味する VHDL の「ARCHITECTURE」を語源とします。

"view"

- 上記の architecture またはブロックの表現、あるいはそのモデルを表します。


Concept デザインでは、特定セルに対して次の表示またはモデルを使用できます。

- 回路図表示
- ロジック表示
- HDL 表示
- シンボル表示


Concept 回路図が保存される際に、ロジック表示は HDL Direct で生成され、この表示は次で構成されます。

- viewprps.prp プロパティ ファイル (すべての回路図プロパティを含む)

- verilog.v ファイル (デザイン ブロックの Verilog 記述)

- SIR (Structural Intermediate Representation) 形式のファイル。 SIR ファイルは、ブロックの HDL 表示の一部です。

SIR ファイルは CONCEPT2XIL スクリプトで呼び出されたサブプログラム VAN (Verilog Analyzer) で作成されます。


「Architecture not found」というエラー メッセージが表示された場合、次のいずれかで特定の表示が検出されないことを表します。

- CDS.LIB ファイル (xce4000ex_syn など) 内で定義されたターゲット ライブラリ内のセル。または、

- CONCEPT2XIL で作成される DESIGN_LIB ディレクトリ内のユーザー ブロック

検出されない表示の種類は、エラー メッセージを表示する CONCEPT2XIL サブプログラム (VAN または SIR2EDF) によって異なります。

ソリューション

1

SIR2EDF を使用してエラーが発生した場合、SIR2EDF がターゲットおよびデザイン両方のライブラリを検索したことを表します。

<target_arch>_syn
<design>_lib

さらに、特定デザイン ブロックまたはサブブロックに対して HDL 表示 (サブディレクトリ) 内で SIR ファイルを検出できなかったことを表します。

$XILINX/cadence/data/target_library_syn にある特定ライブラリ セルまたはユーザー ブロックでは、使用中のディレクトリの <design>_lib に次のような「hdl/」サブディレクトリがあります。

hdl/ verilog_lib/

ライブラリ セルまたはユーザー ブロックが VAN で処理された場合、hdl/ サブディレクトリまたは HDL 表示には SIR ファイルがあるはずです。

master.tag verilog.v@ vlog004u.sir vlog004u.vla
^^^^^^^^^^^^

この例では、SIR ファイルは「vlog004u.sir」となっています。

デザイン内のユーザー ブロックでエラーが発生した場合、次を確認してください。

- CDS.LIB ファイルが存在すること。

- <design>_lib ディレクトリ内で特定ブロック用の hdl/ サブディレクトリに SIR ファイルが存在すること。



プリミティブの Xilinx ライブラリ コンポーネントでエラーが発生した場合は、次を確認してください。

- CDS.LIB ファイルが存在すること。および、
- CDS.LIB ファイル内で指定されたターゲット ライブラリへのパスが正しいこと。
- 指定されたセルがライブラリ内に存在すること。
- ターゲットとするライブラリ内のセルに SIR ファイルを含む hdl/ サブディレクトリがあること。 SIR ファイルがない場合、ライブラリは VAN で解析できなかったか、ライブラリ自体が破損している可能性があります。
- ライブラリ セルの hdl/ サブディレクトリに含まれる SIR ファイルは次と同じものです。

<rundir>/<design_lib>/<cell>/hdl.


例 :

> Running sir2edf version 97A-2.4 11/05/96 10:16 (cds9252).
> Copyright (c) 1992-1995 Cadence Design Systems. All Rights Reserved.
>
> Initializing environment ...
> Loading property format file ...
> Loading design unit ...
> Expanding design hierarchy ...

> Occurrence p1$9p -> calc_lib.synonym.hdl:
> Error! Architecture not found in your design library
>

この場合、「calc」デザインの「synonym」コンポーネントにエラー メッセージが表示されます。 これは、SYNONYM シンボルまたはセルを含むコンポーネントがあることを表します。

エラーの原因は、CONCEPT2XIL では HDL Direct 準拠のライブラリ コンポーネントのみを使用する必要があるのに、SYNONYM は STANDARD ライブラリの HDL Direct 以外のコンポーネントであるためです。 STANDARD ライブラリのコンポーネントは HDL Direct に準拠していません。

この問題の解決法は、次のいずれかです。

1. HDL Direct 準拠の SYNONYM セルを含む CDS.LIB にライブラリを追加する。
または
2. デザインから問題のセルを削除し、別の HDL Direct 準拠のコンポーネントで代用する。


一方、ライブラリ セルがマクロである場合、<design>_lib ライブラリにこのマクロに対応するセルを含んでいる必要があり、このセルにはマクロ用の SIR ファイルを含む hdl/ サブディレクトリがある必要があります。

<design>_lib ライブラリにライブラリ マクロのセルが含まれていない場合、回路図に未修正のエラーがある可能性があります。 Concept 回路図を開いて保存し、以前に無視された可能性のある回路図エラーを検索します。こうしたエラーには、問題のセルまたはデザイン内のほかのブロックに接続されたラベルのないネットに関するものなどがあります。







2

VAN を使用してエラーが発生した場合、デザイン ディレクトリ内の CDS.LIB ファイルをチェックし、次を確認してください。

- CDS.LIB ファイルが存在していること。ターゲット ライブラリ <target_arch>_syn が CDS.LIB ファイル内で定義されていること。

- CDS.LIB ファイル内で指定されたターゲット ライブラリへのパスが正しいこと。

- CDS.LIB ファイル内のターゲットとするライブラリに参照セルが存在すること。

ただし、大文字/小文字を区別した検索では、名前が一致する必要があります。 一致しない場合、ライブラリが VAN で解析されなかった可能性があります。

- デザインのブロックを保存する前に Concept の HDL Direct を有効にしてあること。 これにより、デザインのブロックに対して CONCEPT2XIL に必要となる表示が作成されます。


3

その他の原因としては、デザイン内での M1 以前のライブラリの使用が挙げられます (XBLOX5、XC4000、XM4000 など)。

CONCEPT2XIL は M1 Concept ライブラリのみしかサポートしません。

4

デザインで LogiBLOX モジュールを使用する場合 :


デザインに LogiBLOX を使用し SIR2EDF を使用すると、エラーが発生することがあります。 LogiBLOX モジュールを Concept 回路図に統合するには、GENVIEW を使用して LogiBLOX で作成した V ファイルからシンボルを生成します。 GENVIEW は、次のように V ファイルをブロック用のロジック表示にコピーします。

block_name/logic/verilog.v

シンボルが生成された後に手動で行う手順があります。つまり、verilog.v ファイルを編集し、次のパラメータ宣言を LogiBLOX モジュールのモジュール宣言の冒頭部に追加する必要があります。

parameter cds_action="ignore";

これにより、CONCEPT2XIL ネットリストはそのブロックより下にある階層レベルを検索しません。この手順を行わない場合、次のようなエラー メッセージが表示されます。

<output>
Running sir2edf version EXP-2.9 01/12/97 20:17 (cds9244).
Copyright (c) 1992-1995 Cadence Design Systems.
All Rights Reserved.

Initializing environment ...
Loading property format file ...
Loading design unit ...
Initializing mapping tables ...
Expanding design hierarchy ...
Occurrence FLOP0 -> test_lib.X_FF.hdl:
Error! Architecture not found in your design library
</output>

Alliance 以前のリリース (v1_2.11) では、-ul オプションを使用して NGD2VER を起動する LogiBLOX でもエラーが発生しました (ザイリンクス アンサー #15910)。 これは、V ファイルに SIMPRIM Verilog ライブラリを指定する `uselib 参照が含まれているからで、デザイン内のほかの `uselib コマンドによって参照が取り消されている可能性があります。 デザインに LogiBLOX コンポーネントおよび LogiBLOX 以外のコンポーネントの両方がある場合、これは問題になります。 ネットの結果として SIR2EDF を使用したのと同じようなエラー メッセージが表示されます。

<output>
Expanding design hierarchy ...
Occurrence FLOP0 -> test_lib.X_FF.hdl:
Error! Architecture not found in your design library
</output>

エラーが表示されるコンポーネントの種類は、LogiBLOX モジュールに含まれるライブラリ プリミティブによって異なります。 上記の場合、モジュールがレジスタなので X_FF フリップフロップにまずエラーが発生します。

5

その他、global.cmd に use コマンドはあるがプロジェクト ディレクトリの WRK ファイル (SCALD ユーザー ライブラリ マップ ファイル) 内にあるユーザー定義サブブロックへの参照がない場合にも、SIR2EDF を使用すると、このエラーが発生します。
AR# 1302
日付 02/11/2001
ステータス アーカイブ
タイプ ??????