AR# 13036

|

4.1i CORE Generator - 入力幅を 18 以下にすると mult_gen_v4_0 が MULT18X18S を推測しない

説明

キーワード : CORE Generator, COREGen, mult_gen, pipeline, multiplier, MULT18X18, 18, 19, MULT18X18S, パイプライン, 乗算器

重要度 : 標準

概要 : 入力幅を 18 以下にすると mult_gen_v4_0 が MULT18X18S を推測しません (入力ビット数が 19 よりも少ないパイプライン化された乗算器の場合には、まだ MULT18X18 を使用する必要があります)。

ソリューション

これは、乗算器に乗算器ブロックが 2 つ以上あると MULT18X18S が生成されてしまうという CORE Generator の Multiplier v4_0 コアで発生する問題です。 この問題は、次のリリース (v5_0) で修正される予定です。

v4_0 では、MULT18X18S が生成されるのは次の場合のみです。

1. [最大パイプライン] がオンで、ACLR ポートが要求されない場合 (ブロック乗算器に ACLR ピンがない場合)。
2. c_sync_enable パラメータが 0 に設定されている場合 (sclr_overrides_ce)。 これは、単に下位ブロックの乗算器を作動する方法です。
3. コアに 20 ビット以上の signed データの A または B 入力幅がある場合。
4. Virtex-II の乗算器ブロックを選択している場合。
AR# 13036
日付 10/09/2003
ステータス アーカイブ
種類 一般
People Also Viewed