AR# 13052

|

Synopsys Formality - 定数入力のあるレジスタが認識されない

説明

キーワード : Synopsys, Formality, Formal, Verification, MAP, registers, constant, optimization, フォーマル, 検証, マップ, レジスタ, 定数, 最適化

重要度 : 標準

概要 :
MAP では定数入力 (VCC または GND) のあるレジスタが最適化されます。 このため、RTL デザインと PAR 後のデザインが比較される場合に Formality ではこの 2 つのポイントが比較できません。

ソリューション

この問題を回避するには、次の FTP サイトからテクニカル パッチを入手します。 http://www.xilinx.com/txpatches/pub/swhelp/synopsys/fm_const_reg.zip

ファイルには、ネットリストを解析し、Synopsys Formality 制約を作成するスクリプトが含まれています。これを使用すると、定数入力のあるレジスタを適正に処理するよう Formality に指示を与えます。 このスクリプトの使用方法については、ZIP ファイルの README ファイルを参照してください。

この問題の回避策は、Synopsys 社の SolvNet の Formality-94.htm を参照してください。 これを表示するには、SolvNet オンライン データベース (http://solvnet.synopsys.com) でキーワード「xilinx mapper」を入力します。
AR# 13052
日付 10/01/2008
ステータス アーカイブ
種類 一般
People Also Viewed