UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13056

2.1 System Generator (DSP 用) - 既知の問題

説明

キーワード : SysGen, MATLAB, Simulink, errata, KI, エラー, 既知の問題

重要度 : 標準

概要 :
System Generator v2.1 の既知の問題について

ソリューション

1. Synplify Pro 7.0 でレジスタの動作が FDSE から FD に変更され、シミュレーション時に問題が発生します。
詳細については、(ザイリンクス アンサー #12953) を参照してください。

2. マスクされたサブシステムで、使用されていないオプションのポートの接続が解除され、シミュレーション、インプリメンテーションで問題が起こります。
詳細については、(ザイリンクス アンサー #13233) を参照してください。

3. System Generator デザインに Sin/Cosine ブロックが含まれていると、MAP で次のようなエラー メッセージが表示されます。
ERROR:Pack:679 - Unable to obey design constraints.

詳細については、(ザイリンクス アンサー #12596) を参照してください。

4. エンベデッド Virtex-II 乗算器 (MULT18X18S) が乗算器ブロックで使用されるタイミングについて
詳細については、(ザイリンクス アンサー #13112) を参照してください。
AR# 13056
日付 06/22/2004
ステータス アーカイブ
種類 一般
このページをブックマークに追加