UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13089

4.1i SP 2 Project Navigator - ABEL XST フローでインプリメンテーション前の合成が実行されない

説明

キーワード : ABEL, XST, synthesis, Project Navigator, implementation, 合成, インプリメンテーション

重要度 : 標準

概要 :
最上位の回路図に ABEL XST Verilog (または VHDL) フローを使用しています。[Implement Design] をクリックしても、合成プロセスが自動的に実行されません。

ソリューション

この問題を回避するには、[Implement Design] を選択する前に [Synthesize] をダブルクリックします。

この問題は、ISE 4.2i バージョンで修正されています。
AR# 13089
日付 08/11/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加