UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13110

4.1i Timing Analyzer/TRCE - DCM 位相シフト ピンが終点となる相互クロック パスが解析されない

説明

キーワード : DCM, timing, related, PSCLK, PSINCDEC, period, タイミング, 関連, 周期

重要度 : 標準

概要 :
PSINCDEC などのように DCM の位相シフト ピンが終点となっている場合、1 つのクロックで始まるパスが周期制約で解析されません。 2 つのクロックが関連している場合、この 2 つのクロック グループに FROM TO 制約を使用できません。 どうすればこれらのパスに OFFSET 制約を設定できますか。

ソリューション

この問題を回避するには、FROM TO 制約を使用して DCM ピンに TPSYNC を使用します。

NET "clka" TNM_NET = "clka";

PIN dcm_name.PSINCDEC TPSYNC = "syncpoint";
TIMESPEC "TS_crosssync" = FROM "clka" TO "syncpoint" 20 ns;
AR# 13110
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加