UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13112

System Generator v2.1 (DSP 用) - 乗算器ブロックでエンベデッド Virtex-II パイプラン乗算器が使用される場合

説明

キーワード : SysGen, MATLAB, Simulink, xlmult, multiplier generator, MULT18X18S, System Generator, 乗算器ジェネレータ

重要度 : 標準

概要 : 乗算器ブロックを使用すると、エンベデッド Virtex-II パイプライン乗算器が使用されることがあります。 どういう条件でこの乗算器は使用されるのですか。

ソリューション

ザイリンクスの Blockset Multiplier では、入力の 1 つが 20 ビット以上のときにエンベデッド Virtex-II パイプライン乗算器が使用されます。

この場合、パイプライン オプションを選択する必要があります。

詳細については (ザイリンクス アンサー #13036) も参照してください。
AR# 13112
日付 01/07/2004
ステータス アーカイブ
種類 一般
このページをブックマークに追加