UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13121

Virtex-II、IFDDRRSE - デュアル データ レート (DDR) の入力フリップフロップを作成し、IOB にパックする方法 (VHDL、Verilog)

説明

キーワード : Virtex-II, DDR, double data rate, input, IOB, デュアル データ レート, 入力

重要度 : 標準

概要 :
入力側の IOB にパックできる DDR レジスタを作成する方法を教えてください。 DDRCPE は、入力フリップフロップとして使用できません。

ソリューション

1

次の VHDL コード例は、IFDDRCPE プリミティブの生成方法を示したものです。

VHDL

LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
USE ieee.std_logic_signed.all;


--Define the entity.
--C0 and C1 are the input clocks.
ENTITY IFDDRSE IS
PORT
(
PRE,DIN,CE,C0,C1,CLR : IN STD_LOGIC;
Q0,Q1: OUT STD_LOGIC
);

END IFDDRSE;

ARCHITECTURE xil_comps OF IFDDRSE IS

SIGNAL D: STD_LOGIC;

--Define the FF component.
COMPONENT FDCPE
PORT (
PRE,D,CE,C,CLR : IN STD_LOGIC;
Q: OUT STD_LOGIC
);
END COMPONENT;


--Define the IBUF.
COMPONENT IBUF
PORT (
I : IN STD_LOGIC;
O : OUT STD_LOGIC
);
END COMPONENT;

attribute IOB : string ;
attribute IOB of U0 : label is "TRUE";
attribute IOB of U1 : label is "TRUE";

BEGIN
--Define the first FF.
U0: FDCPE
PORT MAP (
PRE=> PRE,
D=>D,
CE=> CE,
C=> C0,
CLR=> CLR,
Q => Q0
);


--Define the second FF.
U1: FDCPE
PORT MAP (
PRE=> PRE,
D=>D,
CE=> CE,
C=> C1,
CLR=> CLR,
Q => Q1
);

buff0: IBUF
PORT MAP (
I => DIN,
O => D
);

end xil_comps;

5.1i, では IFDDR コンポーネントはプリミティブです。 『ライブラリ ガイド』 にコンポーネント宣言およびインスタンシエーション例が含まれています。 次のソフトウェア マニュアル サイトより『ライブラリ ガイド』 を参照してください。
http://support.xilinx.co.jp/support/sw_manuals/xilinx5/

2

次の Verilog コード例は、IFDDRCPE プリミティブの生成方法を示したものです。

Verilog

// Module Declaration

module IFDDRSE ( PRE,DIN,CE,C0,C1,CLR,Q0,Q1);

input PRE;
input DIN;
input CE;
input C0;
input C1;
input CLR;
output Q0;
output Q1;


reg D;

// clock buffer
IBUF buff0( D,DIN );

//IOB register

FDCPE U0
(
.PRE(PRE),
.D(D),
.CE(CE),
.C(C0),
.CLR(CLR),
.Q(Q0));


//IOB register

FDCPE U1
(
.PRE(PRE),
.D(D),
.CE(CE),
.C(C1),
.CLR(CLR),
.Q(Q1));


//exemplar attribute U0 IOB TRUE
//exemplar attribute U1 IOB TRUE
endmodule

5.1i, では IFDDR のコンポーネントはプリミティブです。 『ライブラリ ガイド』 にコンポーネント宣言およびインスタンシエーション例が含まれています。 次のソフトウェア マニュアル サイトより 『ライブラリ ガイド』 を参照してください。
http://support.xilinx.co.jp/support/sw_manuals/xilinx5/
AR# 13121
日付 10/01/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加