UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13135

4.1i Virtex-II MAP - 負の RLOC 値を持つ RPM を含むデザインで配線に長時間かかりツールが停止する

説明

キーワード : RPM, RLOC, PAR, routing, hang, 配線, 停止

重要度 : 標準

概要 :
デザインに DPRAM コンポーネントを含む RPM を使用し、RLOC 値を負にした場合、配線に長時間かかり、ツールが停止します。

ソリューション

この問題は、マクロの左下のコンポーネントを X0Y0 スライスにシフトする正規化プロセスで、MAP によりデザインが不正の処理され、 DPRAM スライスが配線不可能なコンフィギュレーションになってしまうことが原因で発生します。

この問題はを回避するには、RPM に負の RLOC 値を使用しないようにします。 可能な限り、RPM の左下のコンポーネントに X0Y0 スライスを使用してください。

この問題は、最新版の 4.2i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、4.2i サービス パック 1 以降に含まれます。
AR# 13135
日付 10/20/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加