UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13159

Exemplar - CORE Generator のコアの EDIF ネットリストを LeonardoSpectrum に読み込む方法

説明

キーワード : CORE, Generator, read_coregen, EDIF, edn, COREGen

重要度 : 標準

概要 :
どうすれば、CORE Generator コアの EDIF ファイルを変更せずにそのまま LeonardoSpectrum に読み込むことができますか。

ソリューション

read_coregen コマンドを使用すると、CORE Generator で作成された EDIF ネットリストを読み込むことができます。 この EDIF ネットリストはタイミング解析に使用され、コア自体が最適化中に変更されることはありません。

read_coregen コマンドを使用すると、CORE Generator コンポーネントをタイミング情報を含まないブラック ボックスとしてテストしなくても、LeonardoSpectrum で CORE Generator モジュールを通ったタイミングを確認できます。 この後デザインの EDIF ネットリストが書き込まれる場合に、コアの内容が書き出されることはありません。 実際のコアの内容はザイリンクス ソフトウェアの変換段階でマージされます。

CORE Generator の作成するコアの中には、NGC フォーマットのものがあります (XST でも NGC が作成されます)。 NGC ファイルで NGC2EDIF ツールを実行すると、NDF ファイル (EDIF フォーマット) が作成できます。

具体例 (Virtex-II の場合) :

CORE Generator でコアを生成すると、次のようなファイルが作成されます。

core_module.vho - VHDL コンポーネントおよびインスタンシエーション テンプレート (VHDL フローの場合のみ)
core_module.veo - Verilog モジュールおよびインスタンシエーション テンプレート (Verilog フローの場合のみ)
core_module.edn - COREGen ファイル (コアの内容 (EDIF フォーマット) モジュール名は core_module)

次は、CORE Generator コアに読み込まれるスクリプト例です。

# load the library
load_lib xcv2
#read the coregen netlist
read_coregen coremodule.edn
#read the top level
read top.vhd
optimize -ta xcv2
#area report
report_area -c
# timing analysis
report_delay -longest -through Q_dup0(0)
auto_write spectrum.edf

Sample Timing Path through Core
Sample Timing Path through Core


AR# 13159
日付 04/23/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加