UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13168

7.0 SYNPLIFY - CLKDV_DIVIDE DCM/Virtex-II 属性を渡すとエラー メッセージが表示される

説明

キーワード : DCM, Virtex-II, CLKDV_DIVIDE, Synplify, Synplicity, real, attribute

重要度 : 標準

概要 : Virtex-II デザインで CLKDV_DIVIDE 属性を DCM に渡すと、Synplfiy で次のエラー メッセージが表示されます。

"@E:"I:\applications\synplify\143746\dcm_startup.vhd":89:58:89:61|Compiler Error - Please check end of log for more information."

Symplify ではこれ以外の情報は表示されません。

ソリューション

このエラーは VHDL で CLKDV_DIVIDE 属性が real になっていることが原因で発生します。Synplify は real タイプを処理できません。 また、この属性は xc_props 属性で渡すことができません。 詳細については、(ザイリンクス アンサー #12923) を参照。

この問題を回避するには、属性を real ではなく string タイプにして渡します。

attribute CLK_DIVIDE : string; attribute CLK_DIVIDE of u1 : label is "8.0";

また、UCF を使用して属性を渡してもこの問題は回避できます。

INST dcm/instance CLKDV_DIVIDE=8;
AR# 13168
日付 04/23/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加