UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13223

4.1i SP3 - 4.1.03i サービス パック 3 アップデート

説明

キーワード : Service, Pack, 4.1i, update, 4.1.03i, 3, SP3, サービス パック, アップデート

重要度 : 標準

概要 :
このアンサーには、4.1i サービス パック 3 のアップデートに含まれている修正項目をすべて掲載します。

ソリューション

サービス パックのアップデートは次のページからインストールできます。
http://support.xilinx.co.jp/support/techsup/sw_updates
4.1i サービス パック 3 には次の項目が含まれます。

{SP} は、修正が含まれるサービス パックのバージョンを表します。

ABEL
{SP2} (ザイリンクス アンサー #12776) : 4.1i CPLD - ABEL XST-Verilog フローで大文字と小文字を混用した最上位モジュール名を使用するとシミュレーションでエラーが発生する

BitGen
{SP3} (ザイリンクス アンサー #13264) : 4.1i BitGen - DSS_MODE が NONE の場合にのみ表示されるはずの「INFO:DesignRules:548...」という警告メッセージが DSS を使用しなくても表示される
{SP3} (ザイリンクス アンサー #12719) : 4.1i BitGen - 「ERROR: DesignRules:557 - Blockcheck: Invalid connection used between BUFGMUX and DCM....」というエラー メッセージが表示される
{SP3} (ザイリンクス アンサー #13261) : 4.1i Virtex-II BitGen - BRAM の SRVAL_B および INIT_B が間違ってプログラムされる
{SP3} (ザイリンクス アンサー #13012) : 4.1i Virtex-II BitGen - コンフィギュレーション後に DCI クロックをオフにする方法について (SSTL2、SSTL3 AM エラーのパッチ)
{SP3} (ザイリンクス アンサー #12688) : 4.1i Virtex-E BitGen - DLL のロックで startup_wait を使用したときに DONE ピンが HIGH にならない原因について
{SP3} (ザイリンクス アンサー #12579) : 4.1i BitGen - 「WARNING: BitGen:198 - CLKIN period 0ps is less than minimum of 2000ps」というエラー メッセージが表示される

{SP2} (ザイリンクス アンサー #12879) : 4.1i Virtex-II BitGen - 2v4000 のビットストリームにブロック RAM の初期化データが含まれない
{SP2} (ザイリンクス アンサー #12326) : 4.1i Virtex-II BitGen - Virtex-II のビットストリームの生成を修正するパッチが入手可能
{SP2} (ザイリンクス アンサー #12887) : 4.1i Virtex-II BitGen - HSTL1、HSTL2、HTSL1_DCI、および HSTL2_DCI に対する Virtex-II IOB の変更について

{SP1} (ザイリンクス アンサー #12521) : 4.1i Virtex-II BitGen - XIL_BITGEN_VIRTEX2ES が設定されていると、BitGen:218 警告メッセージが表示される

Chip Viewer
なし

Constraints Editor
{SP2} (ザイリンクス アンサー #12550) : 4.1i Constraints Editor - LVDS CLK 入力がクロックとして表示されない

{SP1} (ザイリンクス アンサー #12550) : 4.1i Constraints Editor - LVDS CLK 入力がクロックとして表示されない

CPLD
{SP3} (ザイリンクス アンサー #12837) : 4.1i CPLDFit - タイミング シミュレーションのホールド タイム違反
{SP3} (ザイリンクス アンサー #13267) : 4.1i CPLD CoolRunner-II - すべてのデバイスのピン配置が変更
{SP3} (ザイリンクス アンサー #12850) : 4.1 WebPACK/ISE/WebFITTER - cpldfit.exe を実行するとアプリケーション エラーが発生する{SP3} (ザイリンクス アンサー #12913) : 4.1i CPLD XPLA3 - 「ERROR: top_level_timesim.sdf(1101): Instance 'x' does not have a generic named 'thold_i_clk_negedge_posedge'.」というエラー メッセージが表示される

{SP2} (ザイリンクス アンサー #12043) : 4.1i XPLA3 CPLDFit - レポート ファイルで Port Enable ピンが No Connect と表示される
{SP2} (ザイリンクス アンサー #12352) : 4.1i XC9500XV CPLDFit - HP で XC9500XV デザインをインプリメントするとコア ダンプが発生する
{SP2} (ザイリンクス アンサー #12775) : 4.1i CPLD CPLDFit - ピン フィードバックおよびノード フィードバックが付いた信号がフィッタ レポートに正しく表示されない

{SP1} (ザイリンクス アンサー #12439) : 4.1i CPLD XPLA3 CPLDFit - XCR3032XL の Tf タイミング パラメータを 1.2ns から 0.5ns に変更
{SP1} (ザイリンクス アンサー #12520) : 4.1i CPLD XPLA3 - タイミング制約が守られない

ECS
none

Floorplanner
{SP2} (ザイリンクス アンサー #12881) : 4.1i Floorplanner - AMD Athalon プロセッサ搭載の PC 上でファイルを開くと、Floorplanner の動作が停止する

Foundation
{SP3} (ザイリンクス アンサー #12487) : 4.1i Foundation シリーズ インストール - オンライン マニュアルを表示しようとすると「...index.htm does not exist」というエラー メッセージが表示される

FPGA Editor
{SP2} (ザイリンクス アンサー #12148) : 4.1i FPGA Editor - 名前フィルタで検索文字列 「bufg*」が大文字に変換されてしまう
{SP2} (ザイリンクス アンサー #12880) : 4.1i FPGA Editor - 配線時にデフォルトのクリーンアップ コストが 1 に設定される

FPGA Express
{SP2} (ザイリンクス アンサー #12101) : 4.1i FPGA Express 3.6 LogiCORE PCI-X - 「Internal Error: Invalid value 'PCIX' for attribute 'pmap_iostd' on '/PCIX_TOP/...'」というエラー メッセージが表示される
{SP2} (ザイリンクス アンサー #12473) : 3.6 FPGA Express - 「Internal Error: Invalid value 'SLOW' for attribute 'pmap_slew' on 'component_name'.」というエラー メッセージが表示される
{SP2} (ザイリンクス アンサー #12483) : 3.6 FPGA Express - Verilog のパラメータにシフト オペレータ「>>」を使用すると不正なロジックが生成される
{SP2} (ザイリンクス アンサー #12100) : 4.1i FPGA Express 3.6 LogiCORE PCI - 「Internal Error: Invalid value 'SLOW' for attribute 'pmap_slew' on /pcim_top/AD...」というエラー メッセージが表示される

iMPACT
{SP3} (ザイリンクス アンサー #13263) : 4.1i iMPACT - ビットストリームが暗号化されているかどうかに関わらず StartupClk のエラーが発生する
{SP3} (ザイリンクス アンサー #13265) : 4.1i iMPACT - XC9500XL/9500XV - SVF ファイルのエラーについて
{SP3} (ザイリンクス アンサー #12709) : 4.1i iMPACT - 9572 : 「Error: The IDCODE read from the device does not match the BSDL file.」というエラー メッセージが表示される
{SP3} (ザイリンクス アンサー #13260) : 4.1i iMPACT - バッチ モードで MCS ファイルを XC18V00 PROM に割り当てると iMPACT が停止する
{SP3} (ザイリンクス アンサー #13262) : 4.1i iMPACT - XCR3512SL JEDEC ファイルを割り当てると、「ERROR:Portability:3 - This Xilinx application has run out of memory...」というエラー メッセージが表示される
{SP3} (ザイリンクス アンサー #13266) : 4.1i iMPACT-18V00 - 「ERROR: IMPACT:223--'4': Calculated checksum differs from the expected checksum」というエラー メッセージが表示される
{SP3} (ザイリンクス アンサー #13268) : 4.1i iMPACT CoolRunner XPLA3 - XCR3384XL-TQ144 がサポートされない

{SP2} (ザイリンクス アンサー #12786) : 4.1i iMPACT - 「ERROR:iMPACT:131 - (デバイス名) is not supported in Slave Serial mode.」というエラー メッセージが表示される

{SP1} (ザイリンクス アンサー #12543) : 4.1i iMPACT - サードパーティの BSDL ファイルを使用すると、 iMPACT がエラー メッセージを表示せずに閉じる
{SP1} (ザイリンクス アンサー #12541) : 4.1i iMPACT - 9500/XL/XV - 読み込み禁止のデバイスが消去される

MAP
{SP3} (ザイリンクス アンサー #12574) : 4.1i Virtex-II MAP - -timing オプションを使用すると MAP が停止してしまう
{SP3} (ザイリンクス アンサー #13177) : 4.1i Virtex-II MAP - 配置できないような形のキャリー チェーンを作成すると「WARNING:Place:1855」という警告メッセージが表示され、配線が実行されない
{SP3} (ザイリンクス アンサー #12718) : 4.1i Virtex-II MAP - 「FATAL_ERROR:Pack:pksv2slice.c:333:1.16.18.1 - Unable to create route through signal...」というエラー メッセージが表示される
{SP3} (ザイリンクス アンサー #12610) : 4.1i Virtex-II MAP - 「FATAL_ERROR:Map:Port_Main.h:116:1.17 - This application has discovered an exceptional condition from which it cannot recover.」というエラーが表示される
{SP3} (ザイリンクス アンサー #13346) : 4.1i Virtex-II MAP - 3.1i では使用できた DPRAM RPM が 4.1i で配置できない

{SP2} (ザイリンクス アンサー #12564) : 4.1i Viretx-E MAP - 「FATAL_ERROR:MapLib:basmmfrag.c:1180:1.24 - Number of out pins not equal to 1.」というエラー メッセージが表示される
{SP2} (ザイリンクス アンサー #12704) : 4.1i Virtex-II MAP - 有効な Virtex-II のクロック 転送がマップで使用されない
{SP2} (ザイリンクス アンサー #12463) : 4.1i Virtex-II MAP - 「FATAL_ERROR:Pack:pktv2rpmutil.c:150.1.1.2.1 - Exceeded the max number of shapes in an RMP」というエラー メッセージが表示される
{SP2} (ザイリンクス アンサー #12703) : 4.1i Virtex-II MAP - MAP で RAM16X1D の AREA_GROUP 制約が無視される
{SP2} (ザイリンクス アンサー #12888) : 4.1i Virtex-II MAP - 複数の RAM 16X1D コンポーネントが 16X2 DPRAM と同じスライスにパックされない

{SP1} (ザイリンクス アンサー #11756) : 4.1i Virtex-II - IBUFG、DCM、BUFG の配線制限
{SP1} (ザイリンクス アンサー #11836) : 4.1i Virtex-II MAP - PAD で BUFGMUX および DCM の両方を駆動すると MAP が停止する
{SP1} (ザイリンクス アンサー #11917) : 4.1i Virtex-II MAP - DCM ベースのクロックを使用する IOB に対して IOB (プログラマブル) 遅延が不正にオンになる
{SP1} (ザイリンクス アンサー #12306) : 4.1i Virtex-E MAP - エリア グループ制約の処理が 3.1i と 4.1i で異なる
{SP1} (ザイリンクス アンサー #12423) : 4.1i Virtex MAP - GCLKIOB が不正に数えられ MAP でエラーが発生する
{SP1} (ザイリンクス アンサー #12434) : 4.1i Virtex-II PAR - XC2V8000 に Interleaver コアを配線する際の問題
{SP1} (ザイリンクス アンサー #12534) : 4.1i MAP - 「ERROR:DesignRules:486 - Blockcheck: Invalid DCM feedback loop.」というエラー メッセージが表示される
{SP1} (ザイリンクス アンサー #12551) : 4.1i MAP - RPM_GRID を使用していると、ERROR:Pack:311 がレポートされる

モジュール デザイン
{SP2} (ザイリンクス アンサー #12654) : 4.1i Virtex-II PAR – モジュール デザインのアセンブリでエラーが発生し、「INTERNAL_ERROR:Place:basplprcntl.c:2539:1.38 - Can not place component.」というエラー メッセージが表示される

{SP1} (ザイリンクス アンサー #12528) : 4.1i モジュール デザイン、PAR - 「FATAL_ERROR:Route:basrtsanity.c:169:1.8 - Process will terminate.」というエラー メッセージが表示される

NGD2EDIF
{SP3} (ザイリンクス アンサー #12979) : 4.1i EDIF2NGD - 「ERROR:MapLib:32 - LUT2 symbol "xx" has an equation that uses an input pin connected to a trimmed signal...」というエラー メッセージが表示される

{SP2} (ザイリンクス アンサー #12489) : 4.1i NGD2EDIF - INITSTATE プロパティが EDIF ファイルの GTS に付いていない (Foundation フロー)

NGD2VER
なし

NGD2VHDL
{SP2} (ザイリンクス アンサー #12838) : 4.1i NGD2VHDL - -r オプションと共に NGD2VHDL を使用すると、不正なロジックが生成される (VHDL)

NGDanno
{SP3} (ザイリンクス アンサー #13020) : 4.1i NGDAnno - Virtex-II の乗算器モデルのタイミング値がタイミング レポートと SDF ファイルで異なっている
{SP3} (ザイリンクス アンサー #13373) : 4.1i NGDAnno - 「FATAL_ERROR: Anno:ResolverImp.c:549:1.11 - Semantic check failed for physical block...」というエラー メッセージが表示される

{SP2} (ザイリンクス アンサー #12840) : 「4.1i NGDAnno - "FATAL_ERROR:Anno:basnadelay.c:448:1.17 - Block "rx_son_d_N(10)" (P200) has invalid clock pin 23 ..」というエラー メッセージが表示されるNGDBuild
{SP2} (ザイリンクス アンサー #12878) : 4.1i NGDBuild - Virtex-II デザインを実行するとマシンが停止する (AMD プロセッサの PC のみで発生)

パッケージ ファイル
なし

PAR
{SP3} (ザイリンクス アンサー #13270) : 4.1i Virtex-II PAR - Virtex-II デザイン時の PC のメモリの使われ方
{SP3} (ザイリンクス アンサー #13344) : 4.1i Virtex-II PAR - ガイド デザインのロード中に PAR の動作が停止する
{SP3} (ザイリンクス アンサー #13343) : 4.1i Virtex-II PAR - TBUF セル内の TBUF に LOC 制約が付いていると競合が発生する
{SP3} (ザイリンクス アンサー #13342) : 4.1i Virtex-II PAR - クラスタリング段階で配置が停止する
{SP3} (ザイリンクス アンサー #13340) : 4.1i Virtex-II PAR - ブロック RAM の配置でクロック解析が考慮されない
{SP3} (ザイリンクス アンサー #13270) : 4.1i Virtex-II PAR - Virtex-II デザイン時の PC のメモリの使われ方
{SP3} (ザイリンクス アンサー #12561) : 4.1i Virtex-II PAR - Constructive Placer アルゴリズムを使用するとデザインが停止する

{SP2} (ザイリンクス アンサー #11384) : 4.1i Virtex-II PAR – 有効な BUFGMUX のコンフィギュレーションが配置で拒否される
{SP2} (ザイリンクス アンサー #12385) : 4.1i Virtex-II PAR - PC でガイド PAR が停止するか「INTERNAL_ERROR:SpeedCalc:basndmain.c:240:1.29 - getloaddelay called...」というエラー メッセージが表示される
{SP2} (ザイリンクス アンサー #12758) : 4.1i PAR - タイミング スコアが 0 の場合、配線が不正に終了し、ネットの一部が未配線のままである
{SP2} (ザイリンクス アンサー #12694) : 4.1i Virtex-II PAR - キャリー チェーンがデバイスの高さより長い場合に、配置プログラムの動作が停止する
{SP2} (ザイリンクス アンサー #12605) : 4.1i Virtex-II PAR - 「FATAL_ERROR:Route:basrtsanity.c:169:1.8 - Process will terminate.」というエラー メッセージが表示される
{SP2} (ザイリンクス アンサー #12604) : 4.1i Virtex-II PAR - 重なった範囲制約に関するメッセージが読み取りにくい
{SP2} (ザイリンクス アンサー #12619) : 4.1i Virtex-II PAR - 配置プログラムで指定配置エラーが表示されない
{SP2} (ザイリンクス アンサー #12702) : 4.1i Virtex-II PAR - DDR IOB が配置できないコンフィギュレーションに配置できてしまう
{SP2} (ザイリンクス アンサー #12883) : 4.1i Virtex-II PAR - 「Generating PAR Statistics」というメッセージの後、 PAR の動作が停止する
{SP2} (ザイリンクス アンサー #12603) : 4.1i Virtex-II PAR - 配置ができず、エラー メッセージも表示されない
{SP2} (ザイリンクス アンサー #12889) : 4.1i Virtex-E PAR - タイミング条件を満たさずに配線が停止する
{SP2} (ザイリンクス アンサー #12890) : 4.1i Virtex-II PAR - I/O が部分的に LOC 指定されている場合に、配置プログラムの動作がクロックのロジックの配置の後停止する

{SP1} (ザイリンクス アンサー #12433) : 4.1i Virtex-E PAR - 配線でバッファがオーバーロードされ遅延が少なくレポートされる

Project Navigator
{SP3} (ザイリンクス アンサー #12934) : 4.1i HDL Bencher - [Generate Expected Simulation Result] を実行すると「Exit code 0005」というエラー メッセージが表示される
{SP3} (ザイリンクス アンサー #13304) : 4.1i ISE - プロジェクトを 4.1i に変換するとき、3.3i のProject Navigator ABEL-XST プロジェクトが ABEL-XST-VHDL に変換されない
{SP3} (ザイリンクス アンサー #12584) : 4.1i Project Navigator - MAP プロパティの [Map to Input Functions] に 7 または 8 が設定できない (Virtex-II)
{SP3} (ザイリンクス アンサー #12570) : 4.1i Foundation ISE Project Navigator - ローカル フィードバックをイネーブルにすると、「"cpldfit.tcl - Done: failed with exit code: 65535."」というエラー メッセージが表示される
{SP3} (ザイリンクス アンサー #13302) : 4.1i ISE - Windows 2000 上で Timing Analyzer、FPGA Editor、および PROM File Formatter が Project Navigator に表示されない
{SP3} (ザイリンクス アンサー #12078) : 4.1i Project Navigator - ISE 3.x で作成したプロジェクトのスナップショットが ISE 4.x の [Snapshot View] タブに表示されない
{SP3} (ザイリンクス アンサー #11798) : 4.1i ISE - Synplify で合成を実行する際 Project Navigator で Synplify Pro のライセンスがチェックされる

{SP2} (ザイリンクス アンサー #12251) : 4.1i Project Navigator - 配置後の EDIF/VHDL/Verilog タイミング シミュレーション ネットリストを選択できない
{SP2} (ザイリンクス アンサー #12787) : 4.1i ISE - スナップショットからタイミング レポートを参照できない
{SP2} (ザイリンクス アンサー #12509) : 4.1i ISE - Auto-FG および Auto-CS パッケージを選択して CoolRunner-II パッケージをインプリメントするとエラーが発生する
{SP2} (ザイリンクス アンサー #12788) : 4.1i ISE - [インプリメンテーション データの削除] を実行すると <module name>.udo ファイルが削除される
{SP2} (ザイリンクス アンサー #12789) : 4.1i ISE - 「jc2_ver」のチュートリアルの例には無効な Verilog 構文が含まれている

{SP1} (ザイリンクス アンサー #12229) : 4.1i Project Navigator - 回路図ソースを含むデザインで [インプリメンテーション データの削除] を実行すると終了コード 65535 が表示される
{SP1} (ザイリンクス アンサー #12530) : 4.1i ISE - Solaris で Project Navigator を使用した場合 : ヘルプのテキスト検索機能を使用できない
{SP1} (ザイリンクス アンサー #12531) : 4.1i ISE - Spectrum のフローでプロジェクトにリモート ソースがあると [インプリメンテーション データの削除] を実行しても EDN ファイルが削除されない
{SP1} (ザイリンクス アンサー #12532) : 4.1i ISE - 参照機能を利用してカスタム DO ファイルを設定すると ModelSim でエラーが発生する
{SP1} (ザイリンクス アンサー #12239) : 4.1i XST - XST で 2 回目に合成を実行するとエラー メッセージが表示される (1 回目の実行はエラーなし)
{SP1} (ザイリンクス アンサー #12253) : 4.1i Project Navigator - Project Navigator の XST プロパティが XST で無視される
{SP1} (ザイリンクス アンサー #12254) : 4.1i Virtex-E PAR - 4.1i Project Navigator - script_cpldfit.tcl でエラーが発生し、「Invalid command name "-nomlopt」というエラー メッセージが表示される

PROM File Formatter
{SP1} (ザイリンクス アンサー #12522) : 4.1i PROMGen - XC17S300A は 4.1i ソフトウェアでサポートされない

SimPrim
{SP1} (ザイリンクス アンサー #12553) : 4.1i UniSim, SimPrim - 「CHAN_BOND_MODE is not in OFF,MASTER,SLAVE_1_HOP,SLAVE_2_HOPS」という警告メッセージが表示される

スピード ファイル
{SP1} (ザイリンクス アンサー #12201) : 4.1i インストール - Spartan-II および Virtex ファミリの最新スピード ファイルの入手先について

タイミング
{SP2} (ザイリンクス アンサー #12385) : 4.1i Virtex-II PAR - PC でガイド PAR が停止するか「INTERNAL_ERROR:SpeedCalc:basndmain.c:240:1.29 - getloaddelay called...」というエラー メッセージが表示される
{SP2} (ザイリンクス アンサー #12169) : 4.1i Trace (TRCE)/Timing Analyzer - パス ヘッダのソースおよびデスティネーションが詳細パスと一致しない
{SP2} (ザイリンクス アンサー #12021) : 4.1i TRACE (trce) - パスのデスティネーション コンポーネントがネットだがセットアップ タイムおよび伝搬遅延がレポートされない

UniSim
{SP2} (ザイリンクス アンサー #12795) : 4.1i SimPrim - DCM SimPrim VHDL モデルの CLKFX 信号が NGDBuild 後のシミュレーションで動作しない (VHDL)
{SP2} (ザイリンクス アンサー #12467) : 4.1i SimPrim - ブロック メモリ プリミティブでバックアノテートされたシミュレーションを実行すると不正な結果がレポートされる

{SP1} (ザイリンクス アンサー #12553) : 4.1i UniSim, SimPrim - 「CHAN_BOND_MODE is not in OFF,MASTER,SLAVE_1_HOP,SLAVE_2_HOPS」という警告メッセージが表示される
{SP1} (ザイリンクス アンサー #12552) : 4.1i UniSim - ブロック RAM を UniSim でシミュレーションすると、ポート A が正しく機能しない

XST
{SP3} (ザイリンクス アンサー #13292) : 4.1i XST - string-to-std_logic_vector を変換するファンクションが原因で XST により誤ったロジックが生成される
{SP3} (ザイリンクス アンサー #12712) : 4.1i XST - 「FATAL_ERROR:Xst:fctutil.c:1022:1.20」というエラー メッセージが表示される
{SP3} (ザイリンクス アンサー #13286) : 4.1i XST - ループ変数,信号,ポートの名前がすべて同じ場合に、XST で誤ったロジックが生成される
{SP3} (ザイリンクス アンサー #13285) : 4.1i XST - 「ERROR: Xst:829 - file_name.vhd (Line xx). Constant Value expected for Generic 'generic_name'.」というエラー メッセージが表示される{SP3} (ザイリンクス アンサー #13284) : 4.1i XST - 「ERROR: NgdBuild:604 - logical block 'block_name' with type 'lut433' is unexpanded. Symbol 'lut433' is not supported in target 'virtex'」というエラー メッセージが表示される
{SP3} (ザイリンクス アンサー #13283) : 4.1i XST - 「ERROR: Xst:826 - file_name.vhd (Line xx). Statement mod is not supported yet」というエラー メッセージが表示される
{SP3} (ザイリンクス アンサー #13282) : 4.1i XST - 「ERROR: Xst:826 - file_name.vhd (Line xx). Statement WhileLoop is not supported yet」というエラー メッセージが表示される

{SP2} (ザイリンクス アンサー #12744) : 4.1i XST - XST で FAST スルー プロパティが無視される
{SP2} (ザイリンクス アンサー #12749) : 4.1i XST - XST デザインが AMD Athlon ベースのコンピュータで停止する
{SP2} (ザイリンクス アンサー #12891) : 4.1i XST - XST から RLOC プロパティが渡されない
{SP2} (ザイリンクス アンサー #12892) : 4.1i XST - 「ERROR:MapLib:111 - MULT_AND symbol "instance_name" (output signal=instance_name) has multiple fanouts.」というエラーが表示される
{SP2} (ザイリンクス アンサー #12893) : 4.1i XST - XST で IOBUFDS が適切にインプリメントされない
{SP2} (ザイリンクス アンサー #12895) : 4.1i XST - XST で VHDL ライブラリの処理が適切にできない
{SP2} (ザイリンクス アンサー #12896) : 4.1i XST - XST Virtex-II のタイミング レポートのタイミングの値が正しくない
{SP2} (ザイリンクス アンサー #12897) : 4.1i XST - 下位レベルの最適化で XST が停止する
AR# 13223
日付 04/28/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加