UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13224

4.1i ECS - DRC チェックで「Library logical name UNISIM is not mapped to a host directory. (VSS-1071)」のようなエラーが発生する

説明

キーワード : ISE, DRC, VSS-1071, VSS-573, VSS-124

重要度 : 標準

概要 :
回路図デザインで、ISE 4.1 から [Design Entry Utilities] の下にある [Check Design Rules] を実行します。 合成ツールに FPGA Express を選択すると、次のようなエラー メッセージが表示されます。

"Opening project d:\xilinx4\iseexamples\jc2_sch\__express_prj\jc2_top\jc2_top.exp
Removing the library unisim from design
Adding D:\Xilinx4\ISEexamples\jc2_sch\jc2_top.vhf to Express project
Analyzing D:\Xilinx4\ISEexamples\jc2_sch\jc2_top.vhf ...
Error: D:/Xilinx4/ISEexamples/jc2_sch/jc2_top.vhf line -4
Library logical name UNISIM is not mapped to a host directory. (VSS-1071) (FPGA-hci-hdlc-unknown)
Error: D:/Xilinx4/ISEexamples/jc2_sch/jc2_top.vhf line 7
No selected element named VCOMPONENTS is defined for this prefix. (VSS-573)
Error: D:/Xilinx4/ISEexamples/jc2_sch/jc2_top.vhf line 17
Previously analyzed design unit resides in library UNISIM, which has since become unmapped - check your setup files. (VSS-124) (FPGA-hci-hdlc-unknown)
Syntax Errors"

ソリューション

このような DRC エラー メッセージが表示されるにもかかわらず、回路図デザインの合成およびインプリメンテーションは問題なく実行されます。

このエラー メッセージを回避するには、ECS 回路図デザインの合成に XST を使用できます。
AR# 13224
日付 01/08/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加