UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13229

12.1 タイミング - 正のホールド値を使用すると入力ポートでホールド違反が発生する

説明

入力ポートに正のホールド要件を指定する必要がありますが、タイミング ツールでは入力ポートにホールド違反があることが報告されます。

どうしたらこの問題を回避できますか。

ソリューション

正のホールド タイム要件があり、OFFSET 制約に VALID を指定していない場合、ホールド違反が報告されます。これは、TRACE が VALID=OFFSET をゼロ ホールド タイム チェックとみなすためです。

タイミング制約の詳細は、『Timing Constraints User Guide』 (http://japan.xilinx.com/support/documentation/sw_manuals/xilinx12_1/ug612.pdf) を参照してください。

AR# 13229
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加