UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13236

4.1i XST - [0:N] と宣言した内部信号が [N:0] に変更される

説明

キーワード : internal, signal, XST, VHDL, Verilog, MSB, LSB, Big, Little, Endian, 内部, 信号, 最上位ビット, 最下位ビット, ビッグ, リトル, エンディアン

重要度 : 標準

概要 :
リトル エンディアン形式 [0:N] で宣言された内部信号が、XST でビッグ エンディアン形式である [N:0] に変換されてしまいます。 このため、バックアノテーション後のシミュレーションで信号が正しいかどうかを確認する際に問題が発生します。

この問題は、5.1i リリースで修正されています。

ソリューション

信号にはすべてビッグ エンディアン形式 [N:0] を使用してください。
AR# 13236
日付 08/06/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加