UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13261

4.1i Virtex-II BitGen - BRAM の SRVAL_B および INIT_B が間違ってプログラムされる

説明

キーワード : Virtex-II, BRAM, set/reset, set, reset, init, BitGen

重要度 : 標準

概要 : 出力ビットにブロック RAM の幅よりも大きい値が設定されていると、ブロック RAM の SRVAL_B (セット/リセット値) と INIT_B (初期値) は 1 に設定されます。 現在のところ、SRVAL_B 値と INIT_B 値をプログラムするコードには、ポート B ではなくポート A のコンフィギュレーションが使用されます。このため、ポート A 幅がポート B 幅よりも小さいと、SRVAL_B と INIT_B の値の一部が失われてしまいます。

ソリューション

この問題は最新のサービス パックで修正されています。サービス パックは http://support.xilinx.co.jp/support/techsup/sw_updates で入手してください。
この修正は、4.1i サービス パック 3 以降に含まれます。
AR# 13261
日付 09/26/2005
ステータス アーカイブ
種類 ??????
このページをブックマークに追加