UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13286

4.1i XST - ループ変数、信号、ポートの名前がすべて同じ場合に、誤ったロジックが生成される

説明

キーワード : HDL, loop, variable, name, port, ループ, 変数, 名前, ポート

重要度 : 標準

概要 : ループ変数、信号、ポートの名前がすべて同じ場合に、XST で誤ったロジックが生成されます (XST にはすべての名前を管理する機能がない)。

ソリューション

この問題は、最新の 4.1i サービス パックで修正されています。 サービス パックは http://support.xilinx.co.jp/support/techsup/sw_updates から入手できます。 この修正は、4.1i サービス パック 3 以降に含まれます。
AR# 13286
日付 08/06/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加