UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13301

HDL Bencher でテストベンチ波形だけでなく VHDL および Verilog ファイルを書き出すことができるか

説明

キーワード : HDL Bencher, Verilog, test fixture, VHDL, testbench, export, write,テストベンチ,エキスポート,書き出す

重要度 : 標準

概要 :
HDL Bencher で [Sources in Project] ウィンドウにテストベンチ波形を書き出すことができますが、VHDL および Verilog ファイルも書き出すことができますか。

ソリューション

VHDL および Verilog ファイルもプロジェクト ディレクトリ内に作成されます。

ファイルの拡張子は次のとおりです。

VHDL テストベンチ :
design_tb.vhw

Verilog テストベンチ :
design_tb.tfw
AR# 13301
日付 10/16/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加