説明

汎用入力およびクロック入力に対する最大許容立ち上がり時間について教えてください。

(Virtex-II より前の) 古いデータシートの一部には、最大許容信号遷移時間を示す Tin 値が記載されていますが、新しいデバイスに対しては公開されていません。 

ソリューション

Tin が指定されていないのは、劣った設計技術を支援することになるためです。 

低速な入力遷移は通常、次の理由により避ける必要があります。

1. 設計タイミング -- しきい値を超えるときが正確にわからない。
2. 消費電力 -- しきい値に到達すると、入力で追加の mA が消費される。 
3. ノイズの影響 -- しきい値に近づくと、入力ではボードやグランド バウンスからノイズを受ける。

低速なデザインでは、組み合わせ信号を使用して低速にすることができます。クロックは常に高速にする必要があります。これは、共鳴やグランド バウンスによりダブルトリガーが発生する可能性があるためです。

一般的には、信号遷移で単調性を維持することは、最も望ましい解決策であり、より高速なエッジ レートを実現する最も簡単な方法です。