UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13397

Virtex-II、DCM - DCM のサイクル間の出力ジッタ

説明

キーワード : Virtex-II Pro, Virtex-4, timing, サイクル, ジッタ, タイミング

Virtex-II、Virtex-II Pro、Virtex-4 の DCM について、データシートでは、 cycle-to-cycle の出力ジッタが指定されていません。(以前の Virtex/E データブックには、DLL についてこのジッタの値が指定されていました。)

DCM のサイクル間出力ジッタはいくらですか。

ソリューション

cycle-to-cycle ジッタの一部は、DCM_TAP からきます。各デバイスのデータシートにあるスィッチの特性に関するセクションを参照してください。
http://japan.xilinx.com/xlnx/xweb/xil_publications_index.jsp

ただし、入力ジッタ、内部 DCM 遅延、配線などの要因も cycle-to-cycle ジッタに影響します。

タイミングを考慮する場合は、周期ジッタを使用してください。詳細は (Xilinx Answer 13645) を参照してください。

cycle-to-cycle ジッタの詳細は (Xilinx Answer 12010) を参照してください。

AR# 13397
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加