UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13489

System Generator (DSP 用) v2.1 - 複数チャネルの FIR を使用すると、VHDL シミュレーション中にシミュレーション不一致エラーが表示される

説明

キーワード : Finite Impulse Response, DSP, SysGen, generate, functional, 有限インパルス応答, System Generator, 生成, ファンクション, シミュレーション

重要度 : 標準

概要 :
System Generator で FIR ブロックを使用して、デザイン内に複数チャネルの FIR を生成しました。 この後 VHDL シミュレーションを実行すると、シミュレーション不一致エラーが表示されます。

ソリューション

この問題は、System Generator で出力される VHDL ラッパで発生します。 CORE Generator で作成した FIR フィルタ (EDIF ネットリスト) には問題ありません。 Gateway-In またはマルチレート ブロック (アップ/ダウン サンプラなど) 以外が複数チャネルの FIR ブロックに接続される場合に、この問題が発生します。

詳細については、ザイリンクス ホットラインまでお問い合わせください。
AR# 13489
日付 06/22/2004
ステータス アーカイブ
種類 一般
このページをブックマークに追加