AR# 13553

|

LogiCORE PCI-X - M_DATL_VLD および M_DATH_VLD 信号がスプリット トランザクションでアサートする

説明

キーワード : split, completor, requestor, M_DATL_VLD, M_DATH_VLD, 分割, スプリット トランザクション, コンプリート, リクエスト

重要度 : 標準

概要 :
『PCI-X Design Guide』によると、PCI バスで有効なデータ転送が行われると M_DATL_VLD および M_DATH_VLD 信号がアサートされます。ただし、これらの信号はスプリット トランザクションを使用したターゲットの終了時にもアサートします。

ソリューション

PCI バスで有効なデータ転送が行われなかった場合でも、スプリット トランザクションを使用したターゲットの終了時に M_DATL_VLD および M_DATH_VLD はアサートします。スプリット コンプリートが発生したかどうかを確認するには、アプリケーションにより M_SPLIT がモニタされている必要があります。

デフォルトでは、M_SPLIT は M_DATL_VLD および M_DATH_VLD の 1 サイクル後にアサートします。

デザインによっては、M_SPLIT のアサートがデータのディスカードには遅すぎるため、この方法を使用できないことがあります。 この場合、cfg.v または cfg.vhd ファイルで CFG バスのビット 509 を論理値 1 に設定し、M_SPLIT のアサートを行います。これにより、M_DATL_VLD、M_DATH_VLD、および M_SPLIT が同じクロック サイクルでアサートします。

次回のバージョンの『PCI-X Design Guide』に、次の情報が追加されます。

"To advance the target split response status indicator by one clock cycle, set the following bit:
assign CFG[509] = 1'b0;"
AR# 13553
日付 12/15/2012
ステータス アーカイブ
種類 一般
People Also Viewed