UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13567

4.1i Timing Analyzer/TRCE - LVPECL または LVDS 信号の N サイドと P サイド間のスキューがレポートされない

説明

キーワード : timing, LVDS, LVPECL, skew, タイミング, スキュー

重要度 : 標準

概要 :
タイミング解析で、N サイドと P サイド間のスキューがレポートされません。 どうすれば、信号がいつ有効になるかわかりますか。

ソリューション

4.2i ソフトウェアでは、LVPECL 信号のこのスキューがレポートされています。LVDS 信号のレポートについては、今後のソフトウェア リリースでサポートされる予定です。

当面の間は、FPGA Editor で遅延タイムから各サイドの遅延を確認してください。
AR# 13567
日付 03/08/2011
ステータス アーカイブ
種類 一般
このページをブックマークに追加