UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13577

4.2i BitGen - 「ERROR:DesignRules:543 - Blockcheck: Invalid GT configuration. GT_AURORA_4 IO standard CLK_COR_SEQ_LEN must be set 4.」というエラー メッセージが表示される

説明

キーワード : GT_AURORA_4, CLK_COR_SEQ_LEN, BitGen

重要度 : 重要

概要 : NGDBuild で CLK_COR_SEQ_LEN 属性を上書きすると、BitGen で次のようなエラー メッセージが表示されます。

ERROR:DesignRules:543 - Blockcheck: Invalid GT configuration. GT comp xxxx is programmed with IO standard AURORA and CLK_COR_SEQ_LEN must be set 4.

このために、GT_AURORA_4 プリミティブが使用できなくなります。

ソリューション

GT_CUSTOM_4 プリミティブは必ず使用する必要があります。 属性はすべて AURORA 標準で設定してください。
AR# 13577
日付 09/26/2005
ステータス アーカイブ
種類 ??????
このページをブックマークに追加