UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13594

7.2i TRCE\Timing Analyzer - 特定デザインで TRCE を実行するとコア ダンプになる

説明

キーワード : analysis, 4.2i,5.1i,5.2i,, 6.1i, 7.1i, 解析

重要度 : 標準

概要 :
TRCE または Timing Analyzer を実行すると、ホールド タイムのあるパスが見つかったのにセットアップ タイムがない場合に、コア ダンプになります.

ソリューション

これは、コマンド ラインで詳細 (verbose) レポートを指定しないと発生しません。 パスにホールド タイムがあることをレポートしようとする場合にセットアップ タイムがないため、セグメンテーション エラーになります。

この問題は、通常パス トレース コントロールを調整してホールド タイムとセットアップ タイムを削除すると発生しません。 この問題は、パス トレース コントロールを起動する方法を知る必要のないカスタマ ソフトウェアで発生することがあります。

この問題は今後のリリースで修正される予定です。
AR# 13594
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加