UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13606

CPLD - タイミング制約によってデザインがフィットしない

説明

キーワード : CPLD, timing constraint, fit, タイミング, 制約, フィット

重要度 : 標準

概要 :
タイミング制約が設定されていないとデザインはフィットしますが、 タイミング制約を設定すると、デザインがデバイスにフィットしなくなります。

ソリューション

ソフトウェアはロジックを平坦化してクリティカル パスのスピードを向上しようとします。各ファンクション ブロックでより多くのファンインが使用されるため、デザインはフィットできない程度にまで拡大されます。

次がそのソリューションです。

1. デザインをフィットするときにスピード オプションを使用してください。
2. 低電力モードのクリティカル パスにマクロセルがないことを確認してください (XC9500/XL/XV ファミリのみ)。
3. スピード グレードが高いデバイスをターゲットにしてください。
4. 必要以上に厳しいタイミング制約を付けないでください。
AR# 13606
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加