UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13612

CPLD - 出力がピン ロケーションによって異なる

説明

キーワード : CPLD, Problem Solver, output, pin, プロブレム ソルバー, 出力, ピン

重要度 : 標準

概要 :
出力をあるピンに固定すると機能しますが、別のピンに固定すると機能しません。

ソリューション

問題の方程式が異なるピン上で正しく機能するのであれば、次の 3 つの原因が考えられます。

1. ボード上の何かが原因で出力がトグルされない。 接続およびトレースを調べてショートしていないことを確認してください。 また、ダウンストリームのデバイスがトレースを特定レベルに保持していないことを確認してください。
2. オリジナルの出力ピンが破損している。 テスト ケースを作成し、出力ピンが機能しているかどうかを確認してください。
3. デバイスに不正な接続がある。 これは、ソフトウェアまたはハードウェアの問題です。 フィッタ レポートで方程式が正しいかどうかを確認してください。

デバイスが破損していると思われる場合は、FAE またはザイリンクスの代理店にご連絡ください。
AR# 13612
日付 12/15/2012
ステータス アーカイブ
種類 一般
このページをブックマークに追加