UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13630

CPLD - ある推奨動作温度でデザインは正常に機能するが、別の温度では機能しない

説明

キーワード : CPLD, Problem Solver, temperature, プロブレム ソルバー, 動作温度

重要度 : 標準

概要 :
ザイリンクス CPLD はある動作温度範囲では正常に機能しますが、別の範囲では機能しません。 いずれの場合も、データシートの推奨動作温度内にあり、タイミング シミュレーションでも問題ありませんでした。

ソリューション

温度が高い場合

高い温度で正常に機能しない場合、デバイスに対してデザインのスピードが速すぎることが原因と考えられます。 CMOS ベースのデバイスでは、デバイスの温度が低いほど、ロジックは速く伝搬されます。 すべてのマクロセルを低電力モードではなく高速モードで使用すること (XC9500/XL/XV ファミリのみ)、最適化オプションにスピードを選択してデザインをインプリメントすること、エラーが発生したパスにタイミング制約を設定することを考慮に入れます。

温度が低い場合

低い温度で正常に機能しない場合、非同期パスが原因と考えられます。 ここでは、2 つのロジック パス間でレース コンディションが発生しています。この場合、1 つのパスがもう 1 つのパスよりも速いことがあります (温度範囲内は除く)。 この問題を修正するには、レース コンディションを評価した後、レジスタを追加しデータを取り込みます。 ほかに修正する方法としては、伝搬遅延を低速化する低電力モードでパスを配置します。 この問題を修正するためには、データを記録してください。
AR# 13630
日付 02/19/2013
ステータス アクティブ
種類 一般
このページをブックマークに追加