UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13671

4.1i CORE Generator、Virtex-II, Asynchronous FIFO - WR_ERR および RD_ERR 信号がアクティブになる状況について

説明

キーワード : Asynchronous FIFO, WR_ERR, RD_ERR, 非同期 FIFO

重要度 : 標準

概要 :
Aynchronous FIFO で、WR_ERR および RD_ERR がアクティブになる状況について

ソリューション

RD_ERR がアクティブ (High) になるのは、FIFO スタックが空のときにそのスタックからデータの読み出しが試みられたときのみです。

WR_ERR がアクティブ (High) になるのは、FIFO スタックがいっぱいのときにデータの書き込みが試みられたときのみです。
AR# 13671
日付 10/09/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加