UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13716

Virtex-II/-II Pro/-4/-5/-6 - DCI 終端される I/O 規格でのウィーク キーパ回路の使用

説明

キーワード : Virtex-II, weak, keeper, I/O, IO, terminate, termination, bus, hold, DCI, XCITE, pullup, pull-up, pulldown, pull-down, resistor , Virtex-5, Virtex-6, ウィーク, キーパ, 終端, バス, ホールド, プルアップ, プルダウン, 抵抗

ウィーク キーパ回路は、バスのドライバがすべてディスエーブルになると、既知の値でバスをホールドするように設計されています。この回路には、10K ~ 60K オームの低い (ウィークな) プルアップ抵抗またはプルダウン抵抗が使用されます。

この機能は、DCI 終端を使用している場合でも機能しますか。

ソリューション

ウィーク キーパ回路は、LVTTL や LVCMOS のような直列終端の I/O すべてで動作します。ただし、並列終端の抵抗 (SSTL または HSTL 標準を使用する場合) があると、プルアップ/プルダウン抵抗が 50 オームに満たないため、ウィーク キーパ回路が動作しません。

また、ウィーク キーパ回路のために終端のバランスが崩れることがあると、パラレル終端の DCI 標準は使用できません (ソフトウェアでは KEEPER 属性を使用してもエラーが表示されません)。
AR# 13716
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加