UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13732

4.1i Virtex-II BitGen -HSTL、GTL、SSTL 出力標準のデューティ サイクルの改善

説明

キーワード : Virtex-II, BitGen, HSTL, GTL, SSTL, duty cycle, デューティ サイクル

重要度 : 標準

概要 :
HSTL、GTL、SSTL 出力標準のプログラムが変更されたため、デューティ サイクルも改善されました。 この変更によって主にスルー レートの設定が変わりますが、HSTL_I の場合には影響ありません。

HSTL 1.8V 標準の場合、スルーレートの設定は 1.5V のものとは異なっています。

ソリューション

この問題は、最新版の 4.2i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、4.2i サービス パック 1 以降に含まれます。
AR# 13732
日付 09/26/2005
ステータス アーカイブ
種類 ??????
このページをブックマークに追加