UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13791

Virtex-II コンフィギュレーション - INIT ピンがコンフィギュレーション中に Low になる理由

説明

キーワード : Virtex-II, INIT, low, configuration, 初期, コンフィギュレーション

INIT ピンがコンフィギュレーション中に Low になるのはなぜですか。

ソリューション

INIT ピンが Low の場合、FPGA に送信されたコンフィギュレーション データが間違っているというフレーム エラーが発生しています。この問題の原因は次のとおりです。
- データの破損 (特にマイクロプロセッサなどのカスタマのコンフィギュレーション ソリューション)
- データまたは CCLK 信号のシグナル インテグリティの問題
- 電源の問題

コンフィギュレーション中、 CRC チェックはビットストリームに含まれます。CRC でエラーになると、INIT ピンが Low になってフレーム エラーを示し、デバイスのコンフィギュレーションは停止します。こういう場合、デバイスのビットが不正か、あるいはビットストリームが不正です。INIT ピンが Low になると、デバイスが同期され、パケットが認識されます。

デバイスがシリアル モードでコンフィギュレーションされる場合は(Xilinx Answer 8110) を参照してください。エラーの発生箇所を見るには LOUT の書き込みを実行します。エラーが一致するかを確認するには DIN のデータをビット ファイルに対応させる必要があります。

フレームの書き込み以外のときに不正なデータがビットストリーム中で発生した場合、CRC チェックでエラーが発生され INIT ピンが Low になります。ただし、パケット ヘッダまたはほかのコマンド中に信号の完全性でのエラーが発生した場合には、INIT ピンが Low にならない場合もあります。詳細は、(Xilinx Answer 8240) を参照してください。

エラーの発生原因を見つけるには、シリアル モードの場合はビットストリームをデバッグするのが有効です (Xilinx Answer 4219)
AR# 13791
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加