UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13825

4.1isp3 ECS - ECS で 「Error: "Oldmap:455 - The signal `GLOBAL_LOGIC0' on the CIN pin of CY4 symbol "xxx"is a constant logic1 or logic0...」 というエラー メッセージが表示される

説明

キーワード: GLOBAL_LOGIC, Oldmap, 455, CIN, CY4, ECS, FORCE-x

重要度: 標準

概要:
ECS-VHDL フローで CY4 プリミティブを含んだ回路図のマクロを使用すると、次のエラー メッセージが表示されます。

"ERROR:OldMap:455 - The signal `GLOBAL_LOGIC0' on the CIN pin of CY4 symbol "XLXI/I1" (output signal=XLXI/C0) is a constant logic1 or logic0. Initially the signal was inappropriately driven by a logic1/0 constant comp. Use one of the FORCE-x modes to initiate a carry chain CIN signal."

ソリューション

Spartan および XC4000 ファミリのマクロに [CY4] というキャリー ロジックのプリミティブが含まれるためこの問題が発生します。ECS で書かれた VHDL の CY4 プリミティブに [fpga_dont_touch] 属性が含まれている場合、CY4 を使用しないと CIN 入力がグランドされるため、マップのコンフィギュレーションが不正となります。

次のいずれかの方法でこのエラーを回避してください。

- fpga_dont_touch 属性が使用されないように ECS-Verilog フローを使用します。

- ECS で書かれた VHDL (.vhf) ファイルを編集し、使用されていない CY4 プリミティブの fpga_dont_touch 属性を削除します。
AR# 13825
日付 08/12/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加