UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13829

5.1i Timing Analyzer - 「Warning: NCD:391 - The component 'xxx' is being ignored, as it has been edited...」というエラー メッセージが表示される

説明

キーワード : NCD, 391, ignored, applicable, 4.1, 5.1, super BEL, 無視, 適用, 上位

重要度 : 標準

概要 :
次の警告メッセージが表示されます。

"Warning: NCD:391 - The component "xxx" is being ignored, as it has been edited in such a way as it is no longer applicable."

この警告メッセージに対する解決方法について説明します。

ソリューション

このエラーは、上位 BEL が生成されていることを示します。 上位 BEL とは基本エレメント (BEL) の集合で、タイミング ツール (TRCE、Timing Analyzer、PAR、FPGA Editor) で個別に解析されません。

上位 BEL は FPGA Editor で、ハードマクロ (NMC ファイル) を使用するか、NCD ファイルの論理エレメントのコンフィギュレーションを修正して作成されます。 たとえば、LUT に含まれるようスライスを修正すると、このスライスから上位 BEL を作成できます。 タイミング ツールでは LUT およびフリップフロップの BEL 名がリストされず、スライス名のみがリストされます。 上位 BEL は常に適正に解析されるとは限りません。

この問題を解消するには、FPGA Editor で加えた変更をデザイン フローに反映させます。 上記の LUT/フリップフロップの例では、HDL コードでフリップフロップの前に LUT をインスタンシエートすると、上位 BEL は作成されません。

AR# 13829
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加