UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13893

4.2i XST -XST でスライスを配列にまとめる

説明

キーワード: concat, slice, array, VHDL, 4.2i, まとめる, スライス, アレイ

重要度: 重要

概要:
XSTで VHDL のベクタを配列にまとめるサポートをします。 この場合の構文はどうなりますか?

ソリューション

アレイにベクタをまとめる構文は次のとおりです。

:
:
type My_Array is array (1 downto 0) of std_logic_vector (2 downto 0);
:
signal IDATA : std_logic_vector (2 downto 0);
signal QDATA : std_logic_vector (2 downto 0);
signal IDATA : std_logic_vector (2 downto 0);

signal I_DATA_REG : My_Array;
signal Q_DATA_REG : My_Array;
:
:
I_DATA_REG <= (IDATA, QDATA);
Q_DATA_REG <= I_DATA_REG(0 downto 0) & PDATA;
:
AR# 13893
日付 08/06/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加