UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 13966

4.1i XST - 「ERROR:Xst:850 - Unsupported exactly equal expression」 というエラー メッセージが表示される

説明

キーワード : While, loop, Verilog, XST, for, VHDL, ループ

重要度 : 標準

概要 :
Verilog で exactly equal または unequal ステートメントを使用すると、次のエラー メッセージが表示されます。

"ERROR:Xst:850 - "project_file.v", line xx: Unsupported exactly equal expression."

ソリューション

exactly equal または unequal 表現は、現在サポートされていません。これは、[===」および [!==] という演算子です。

この問題は、将来のリリースでサポートされる予定です。

当面の間、standard equal または unequal 表現の [==] および [!=] を使用するとこの問題を回避できます。

この問題は 5.1i リリースで修正されています。
AR# 13966
日付 08/06/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加