AR# 13984

|

4.1i XST - 「ERROR:Xst:1024 - memory_comps.vf Line 33. No port named "CLKA'」というエラー メッセージが表示される

説明

キーワード : CORE, Generator, COREGen, Foundation, ISE, dual, single, port, block, memory, XST, synthesis, デュアル, シングル, ポート, ブロック, メモリ, 合成

重要度 : 標準

概要 : 4.1i を使用して Virtrex-II デザインを合成すると、XST で次のようなエラー メッセージが表示されます (CORE Generator で生成した Single-Port Block Memory または Dual-Port Block Memory コアがデザインに含まれる場合)。

ERROR:Xst:1024 - memory_comps.vf Line 33. No port named 'CLKA' ERROR:Xst:1024 - memory_comps.vf Line 33. No port named 'ADDRB' ERROR:Xst:1024 - memory_comps.vf Line 33. No port named 'DINB' ERROR:Xst:1024 - memory_comps.vf Line 33. No port named 'WEB' ERROR:Xst:1024 - memory_comps.vf Line 33. No port named 'CLKB' ERROR:Xst:1024 - memory_comps.vf Line 33. No port named 'DOUTB' ========== Line 33 from memory_comps.vf contains: dual_port XLXI_1 (.ADDRA(), .DINA(), .WEA(), .CLKA(XLXN_12), .ADDRB(XLXN_13[3:0]), .DINB(XLXN_14[15:0]), .WEB(XLXN_15), .CLKB(XLXN_16), .DOUTA(), .DOUTB(XLXN_1[15:0]));

dual_port.v (which is synthesized) contains: module dual_port ( addra, addrb, clka, clkb, dina, dinb, douta, doutb, wea, web); // synthesis black_box

ソリューション

CORE Generator では Single-Port Block Memory または Dual-Port Block Memory のシンボル ポート名が大文字で書き出されますが、Verilog インスタンシエーション ファイルのポート名は小文字で書き出されます。

CORE Generator で生成したブロック メモリ モジュールすべてを Verilog デザイン ファイル内で検索し、ポート名を大文字に変更すると、この問題を回避できます。
AR# 13984
日付 08/06/2003
ステータス アーカイブ
種類 一般
People Also Viewed