UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14014

Virtex-II Pro 開発者キット - make fpga を実行すると「No rule to make target `par/v2/top_ip.edf'...」というエラー メッセージが表示される

説明

キーワード : V2PDK, make, Virtex-II Pro, 開発者, キット

重要度 : 標準

概要 : make fpga をリファレンス プラットフォームで実行すると、次のようなエラー メッセージが表示されます。

*** No rule to make target `par/v2/top_ip.edf', needed by `par/v2/top_ip.ngd'. Stop.

ソリューション

ステップ 4 (make fpga) を実行する前に、ステップ 3 (make synth) を実行すると、 make fpga を実行できます。
AR# 14014
日付 10/01/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加