UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14045

XST - 「ERROR:HDLParsers:162 - file_name Line xx. Read symbol xx, expecting 'x'.」というエラー メッセージが表示される

説明

キーワード : HDL, Parser, Verilog, VHDL, syntax, coding, code, error, 解析, 構文, コーディング, コード, エラー

重要度 : 標準

概要 :
XST では、VHDL または Verilog の構文エラーに対し次のエラー メッセージが表示されます。

"ERROR:HDLParsers:162 - file_name Line xx. Read symbol xx, expecting 'x'."

ソリューション

この問題を解決するには、エラー メッセージに示されている行番号で VHDL/Verilog をダブルクリックして、正しい構文が使用されているかを確認します。
構文エラーの原因としては、VHDL/Verilog の行の最後のセミコロンが抜けていることが挙げられます。
AR# 14045
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加