UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14080

4.1i XST - 「ERROR:Xst:930 - <file>.v Line xx. Lval '<signal>' cannot be a net」というエラー メッセージが表示される

説明

キーワード : XST, Verilog, 930, Lval, net, assign, ネット, 割り当て

重要度 : 標準

概要 : Verilog ソース ファイルがコンパイルされると、XST で次のようなエラー メッセージが表示されます。

ERROR:Xst:930 - <file>.v Line xx. Lval '<signal>' cannot be a net.

ソリューション

このエラー メッセージは、信号がレジスタ データ タイプではなくネット データ タイプとして宣言されていると表示されます。

プロシージャを割り当てる文で値を設定する場合は、レジスタ タイプ (例 : reg) を使用して情報を保存してください。
AR# 14080
日付 08/06/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加