UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14081

XST - 「ERROR:HDLCompilers:42 - <file>.v Line xx. Illegal left hand side of procedural continuous assignment.」というエラー メッセージが表示される

説明

キーワード : XST, Verilog, 931, lval, net, assign, ネット, 割り当て

重要度 : 標準

概要 :
Verilog ソース ファイルがコンパイルされると、XST で次のようなエラー メッセージが表示されます。

"ERROR:HDLCompilers:42 - <file>.v Line xx. Illegal LHS of procedural continuous assignment."

ソリューション

このエラーは、信号がネット データ タイプではなくレジスタ データ タイプとして宣言されていると発生します。


コンカレント文で連続して割り当てる場合は、ネット データ タイプ (例 : wire) を使用すると、データがすぐに更新されます。
AR# 14081
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加