UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14083

4.1i XST - 「ERROR:Xst:1022 - <file>.v Line xx. Illegal output port specification for port: '<my_port>'」というエラー メッセージが表示される

説明

キーワード : XST, Verilog, 1022, output, port, submodule, 出力, ポート, サブモジュール

重要度 : 標準

概要 : Verilog ソース ファイルをコンパイルすると、XST で次のようなエラー メッセージが表示されます。

ERROR:Xst:1022 - <file>.v Line xx. Illegal output port specification for port: '<my_port>'.

ソリューション

このエラーは、サブモジュールの出力がレジスタ データ タイプ (reg) として定義される上位レベルの信号に接続される場合によく発生します。 このサブモジュールの出力値は手続き型代入文で割り当てられていないため、ネット データ タイプ (wire) として宣言する必要があります。

次は、そのコード例です。

<code>module top (a, b); input a; output b; wire b; // this must be wire, not reg

lower U1 (.in(a), .out(b));

endmodule

// lower is declared elsewhere</code>
AR# 14083
日付 08/06/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加