UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 14161

8.1i ISE - ソース ウィンドウで、インスタンシエートされたプリミティブに赤いクエスチョン マークが表示される

説明

キーワード : VHDL, define, definition, 定義, 赤, クエスチョン マーク

ザイリンクス プリミティブであるコンポーネントをインスタンシエートすると、Project Navigator のソース ウィンドウでファイルの横に赤いクエスチョン マークが表示されます。 赤いクエスチョン マークは、Project Navigator でモジュールの定義が識別されていないことを表します。 ザイリンクス プリミティブに対して、赤いクエスチョン マークが表示されるのを回避する方法はありますか。

ソリューション

階層でプリミティブに赤いクエスチョン マークが表示されていても、適切にインスタンシエートされていれば、問題なくデザインに追加されます。 クエスチョン マークが表示されないようにするには、シミュレーション ライブラリが合成されないよう指示する合成制約と次の文を VHDL ソース ファイルに追加してください。

-- synthesis translate_off
library unisim;
use unisim.vcomponents.all;
-- synthesis translate_on
AR# 14161
日付 03/24/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加